嵌入式FPGA IP产品Speedcore加速SoC设计

正文

请到「今天看啥」查看全文

数据中心和企业中的计算与通信基础设施在指数级数据增长速率、不断变化的安全和软件虚拟化要求面前，很难再保持同步。传统的多核CPU和SoC需要可编程硬件加速器来预处理和卸载数据，从而提升其计算性能。FPGA是最佳的硬件加速器解决方案，因为随着算法的不断变化，加速器需要不断用新的功能来实现更新。对于低至中容量应用，独立的FPGA芯片是一种方便且实际的解决方案；然而，对于高容量应用，Speedcore是理想的解决方案，其可以提供的显著优势包括：

•更低的功耗：

Speedcore以内部连线方式直接连接至SoC，从而省去了在外置独立FPGA中可见的大型可编程输入输出缓冲（IO buffer）。可编程输入输出电路的功耗占据了独立FPGA总功耗的一半。

Speedcore的芯片面积可以根据客户最终应用的需求而定制。

为了更低的功耗，客户可以调整工艺技术来实现性能的平衡。

•更高的接口性能：

相比独立的FPGA芯片接口，Speedcore IP 的接口延迟更低、性能更高。Speedcore通过一个超宽的并行接口连接至ASIC，而独立的FPGA通常通过一个高延迟的串行器/解串器（SerDes）架构进行连接。

请到「今天看啥」查看全文