正文
后烘的目的，是让光刻胶中的光化学反应充分完成，弥补曝光强度不足的问题。同时，后烘还能减少光刻胶显影后，因为驻波效应产生的一圈圈纹路。
接下来，是
显影
。
曝光之后，将晶圆浸泡在显影溶液中。显影溶液会去除被照射过的光刻胶（正胶），露出图案。
然后，对晶圆进行冲洗并干燥，就能够留下一个精确的电路图案了。
█
关于光刻机
这里插一段，专门说说这个光刻机。
传统的光刻技术，通常使用深紫外光（DUV）作为光源，波长大约在193nm（纳米）。光波的波长，限制了光刻工艺中最小可制造的特征尺寸（即分辨率极限）。随着芯片制程的不断演进，传统的DUV光刻技术，逐渐无法满足要求。
于是，就有了
EUV光刻机
。
EUV光刻机使用极紫外光（
Extreme Ultra-Violet，EUV）作为光源，波长仅为13.5nm，远远小于DUV。这使得EUV光刻能够创建更小的特征尺寸，满足先进芯片制程（如7nm、5nm、3nm）的制造需求。
EUV光刻对光束的集中度要求极为严格，工艺精度要求也非常变态。例如，EUV光刻机用于反射的镜子长度为30cm（厘米），表面起伏不得超过0.3nm（纳米）。相当于修一条从北京到上海的铁轨，要求铁轨的起伏不能超过1mm。
极高的技术指标要求，使得EUV光刻机的制造变得非常非常困难。全球范围内能够
研发和制造EUV光刻机的企业屈指可数。而居于领先地位的，就是大名鼎鼎的荷兰ASML
（阿斯麦）公司。
根据ASML透露的信息，每一台EUV光刻机，拥有10万个零件、4万个螺栓、3千条电线、2公里长软管。EUV光刻机里面的绝大多数零件，都是来自各个国家的最先进产品，例如美国的光栅、德国的镜头、瑞典的轴承、法国的阀件等。
单台EUV光刻机的造价高达1亿美元，重量则为180吨。每次运输，要动用40个货柜、20辆卡车，每次运输需要3架次货机才能运完。每次安装调试，也需要至少一年的时间。
ASML的EUV光刻机产量，一年最高也只有30部，而且还不肯卖给我们。整个芯片产业里面，“卡脖子”最严重的，就是这个EUV光刻机。
█
刻蚀
好了，继续聊芯片制造流程。
现在，图案虽然是显现出来了，但我们只是去掉了一部分的光刻胶。我们真正要去掉的，是下面的氧化层（
未被光刻胶保护的那部分）。
也就是说，我们还要继续往下“挖洞
”。
这时要采用的工艺，就是刻蚀。
刻蚀工艺分为湿法刻蚀和干法刻蚀两种。
湿法刻蚀，是
将晶圆片浸入到含有特定化学剂的液体溶液中，利用化学反应来溶解掉未被光刻胶保护的半导体结构（氧化膜）。
干法刻蚀，是使用
等离子体或者离子束等来对晶圆片进行轰击，将未被保护的半导体结构去除。
刻蚀工艺中，有两个概念需要关注。一是各向同性（各向异性），二是选择比。
如上图所示，湿法刻蚀的时候，会朝各个方向进行刻蚀，这就叫“各向同性”。而干法刻蚀，只朝垂直方向进行刻蚀，叫“各向异性”。显然后者更好。
刻蚀的时候，既刻蚀了氧化层，也刻蚀了光刻胶。
在同一刻蚀条件下，光刻胶的刻蚀速率与被刻蚀材料（氧化层）的刻蚀速率之比，就是选择比。显然，我们需要尽可能少刻蚀光刻胶，多刻蚀氧化层。
目前，干法刻蚀占据了主导地位，是业界的优先选择。
因为干法刻蚀具有更强的保真性。而湿法刻蚀的方向难以控制。在类似3nm这样的先进制程中，容易导致线宽减小，甚至损坏电路，进而降低芯片品质。
█
掺杂（离子注入）
好啦，“挖洞
”的工艺，介绍完了。
此时的晶圆表面，已经被刻出了各式各样的沟槽和图形。
接下来，我们再来看看掺杂工艺。
之前介绍芯片基础知识（
半导体芯片，到底是如何工作的？
）的时候，小枣君提过，晶体管是芯片的基本组成单元。而每一个晶体管，都是基于PN结。如下图（MOSFET晶体管，NPN）所示，包括了P阱、N阱、沟道、栅极，等等。
前面的光刻和刻蚀，我们只是挖了洞。接下来，我们要基于这些洞，构造出P阱、N阱。
纯硅本身是不导电的，我们需要让不导电的纯硅成为半导体，就必然需要向硅内掺入一些杂质（称为掺杂剂），改变它的电学特性。
例如，向硅材料内掺入磷、锑和砷，就可以得到N阱。掺入硼、铝、镓和铟，就可以得到P阱。
N是有自由电子的。P有很多空穴，也有少量的自由电子。通过在通道上加一个栅极，加一个电压，可以吸引P里面的电子，形成一个电子的通道（沟道）。在两个N加电压，NPN之间就形成了电流。
