正文
如果 UALink 最终成为系统和机架级 NVSwitch 的块复制替代品，并且对 AI 模型和系统设计的设计更改最少，那么这对于 AI 系统业务的竞争来说将更加有利。这一点尤其重要，因为跨 GPU 和其他类型数学加速器的 NUMA 节点域大小对于 AI 训练非常重要，而现在，随着思维链“推理”模型的出现，对于 AI 推理也很重要。当我们所做的只是一次性的、来自聊天机器人的模糊答案时，GPU 内存域不是问题，常规的 PCI-Express 互连对于推理来说也很好。
这已不再是最先进的技术。我们曾经开玩笑说，从长远来看，人工智能训练最终会看起来像人工智能推理。但事实恰恰相反。人工智能推理变得越来越复杂，思维链方法正在反馈到人工智能训练中。看看 DeepSeek 如何模糊训练和推理之间的界限就知道了。
Doing This One On Spec
去年夏天，当 UALink 小组成立时，其成员对于他们究竟会怎么做和做什么有些含糊其辞。有人说 PCI-Express 和以太网不是合适的东西，原因我们在
The Next Platform
上已经多次提到过，我们自己和其他人也对可能做的事情有很多想法。已经做的事情简单而优雅，网络生态系统应该很容易采用和产品化。制造 PCI-Express 交换机的公司（Astera Labs、Broadcom、Marvell 和 Microchip）将希望制造 UALink 交换机，我们将其称为 UASwitch，以区别于计算引擎上的 UALink 端口。
从外到内，UALink 堆栈从稍微修改过的以太网 SerDes 开始，其信号速率为 212.5 GT/秒，一旦考虑到编码开销，每个 UALink 通道的带宽就会减少到 200 Gb/秒：
此以太网物理层具有标准前向纠错 (FEC) 并遵守 IEEE P802.3dj 规范。通过单向和双向代码字交织改善了延迟，并且略有变化以支持 680 字节 flit。（flit 或流控制单元是链路级别的数据原子单位。）这是巧妙之处，PCI-Express 已随 6.0 规范发生变化并为 UALink 奠定了基础。
随着 PCI-Express 6.0 的推出，控制该标准的 PCI-SIG（主要由英特尔主导）不再仅仅实施标准 FEC（这会大幅增加 PCI-Express 数据传输的延迟），而是转向混合使用流量控制和循环冗余校验 (CRC) 错误检测，这实际上提高了信号传输的可靠性，同时降低了延迟。一些智能功能正在添加到 UALink 中，而内存结构不需要的大量功能并未包含在内。
“我们从
200 Gb/秒
