imec颠覆晶体管设计！新技术可用于0.7纳米，剑指CFET过渡

主要观点总结

本文介绍了imec推出的新型叉片晶体管设计——外壁叉片，旨在推动晶体管技术的持续演进。该设计解决了初始叉片设计在制造成本和良率方面的复杂性，为下一代工艺技术带来功耗、性能和面积优势。该设计包括将绝缘分隔层移至相邻标准单元的边缘，简化了制造过程，并增强了栅极集成。通过仿真验证了新设计在面积缩减和性能提升方面的优势，为未来向CFET过渡提供了更平滑的演进路径。

关键观点总结

关键观点1: 新型叉片晶体管设计——外壁叉片

imec推出了一种新型叉片晶体管设计，名为外壁叉片，旨在解决初始叉片设计的制造难题，并为下一代工艺技术带来优势。

关键观点2: 外壁叉片的设计特点

外壁叉片设计将绝缘分隔层移至相邻标准单元的边缘，简化了制造过程，增强了栅极集成，并提供了更好的机械应力施加能力。

关键观点3: 新设计的优势

通过仿真验证了外壁叉片在面积缩减和性能提升方面的优势，与初始叉片设计相比，外壁叉片具有更好的制造性和性能优势。

关键观点4: 外壁叉片与CFET的关系

外壁叉片的设计为未来向CFET过渡提供了更平滑的演进路径，因为许多工艺步骤、材料和设计概念在两者之间是重叠的。

正文

请到「今天看啥」查看全文

未来十年内，外 壁 叉片晶体管的量产经验可能为最终向 CFET 过渡提供参考。这不仅使其成为迈向 CFET 的桥梁，还能为 CFET 的制造提供思路。

叉片晶体管的技术演进

叉片晶体管旨在为 GAA 晶体管扩展多代技术生命周期，直到 2030 年代 CFET 不可避免地接管市场。内壁叉片晶体管设计在晶体管沟道之间（或旁边）设置介电墙，使 n 型和 p 型器件能紧密排列而不产生电干扰。这种设计在复用现有纳米片工艺步骤的同时，实现了更紧凑的布局。

原始叉片设计（称为 “内壁叉片”）在标准单元内的 nMOS 和 pMOS 器件之间、栅极图案化之前放置介电墙。尽管理论上有效，但这种内壁结构面临制造可行性问题：

• 为实现 90nm 的单元高度，内壁叉片的绝缘分隔层需极窄（约 8-10nm），且由于在栅极图案化前放置，会暴露于后续所有工艺步骤中，可能被侵蚀，这对材料提出了严格要求。

• 为 n 型和 p 型区域设置选择性特征变得困难，因为掩模必须与薄壁精确对齐；大多数电路中两种晶体管共享单个栅极，但介电墙会阻断连接，除非栅极延伸覆盖，这会增加不必要的电容。

• 内壁叉片的栅极仅覆盖沟道的三个侧面，与 GAA 设计相比控制能力较弱，尤其在沟道长度缩小时更为明显。

鉴于内壁叉片的制造难点， imec 工程师决定重新设计布局，推出 “外

请到「今天看啥」查看全文