10nm之后怎么走？三星台积电给出了答案

正文

请到「今天看啥」查看全文

至于台积电，其10nm工艺（CLN10FF）已经有12和15两个工厂能够达到合格要求，其大规模量产大概时间为2017年下半年。预计未来这两个工厂每季度能够生产上万片芯片。台积电希望能够不断增加产能，计划在今年出货40万片晶圆。

考虑到FinFET技术冗长的生产周期，台积电想要提高10nm工艺的产能来满足其主要客户的芯片需求，还需要很长的产能爬坡时间。那么苹果如果想要使用采用这一工艺的芯片，为其今年九月或者是十月推出新手机进行大量备货，在前期还是非常困难的。

CLN10FF技术与CLN16FF+技术相比到底存在多少优势在台积电内部已经进行过多次讨论，该工艺明显是针对移动设备使用的SOC的，而不是为普通的芯片厂商准备的。在相同的功率和复杂性下，该工艺能够提高50%的芯片密度。如果采用同一频率和复杂性，同时降低40%的功耗，同样能够带来20%的性能提升。

与三星不同的是，台积电并不打算在10nm工艺上推出多个改进型工艺。台积电预计在明年直接推出7nm工艺。

7nm对于半导体制造工艺来说是非常重要的里程碑，吸引了很多设计者为之努力。

但是，台积电的野心明显不止于此，台积电未来还打算推出多种专门针对超小型和超低功耗应用的制造工艺。

超越10nm的台积电：7 nm DUV 和 7 nm EUV

如前所述，未来台积电的7nm工艺将会被应用到数百家公司的数以千计的不同的应用之中。

不过，台积电最初的计划并不是这样。台积电最初为7nm工艺设计了两个版本：一种是针对高性能应用的7nm工艺，一种是针对移动应用的7nm工艺。但是这两种工艺都需要采用浸没式光刻技术和DUV技术。经过多次尝试之后，台积电最终决定引入更加先进的制造工艺，将EUV技术引入7nm工艺中。这一方法可以说是从GlobalFoundries的制造工艺中得到的借鉴。

台积电的第一代CLN7FF预计将会与2017年第二季度进入试产阶段，今年晚些时候可能推出样片。而大规模的进行生产则需要等到2018年第二季度。所以，我们如果想要在产品中见到采用7nm工艺的芯片产品，至少需要等到明年下半年。

与CLN16FF+，CLN7FF工艺将会使得芯片制造上在相同晶体数量的情况下，整体的体积缩小70%；而在相同的芯片复杂性情况下，将能够降低60%的功耗或者是增加30%的频率。

据了解，台积电未来推出的第二代7nm工艺(CLN7FF+)，将会引入EUV技术，这就要求开发生必须针对7nm工艺重新设计更多的EUV生产规则。改进后的工艺预计可能缩小10-15~20%左右的晶圆面积，同时能够提高性能，降低功耗。

此外，与传统的生产设计工艺相比，使用DUV工具进行设计，能够极大的缩短生产周期。

台积电第二代7nm工艺(CLN7FF+)预计将于2018年第二季度进行试产，2019年下半年能够量产面市。

事实上，三大代工厂商在7nm工艺节点上都将会是使用EUV技术。但是ASML和其他EUV设备上想要真的将EUV技术投入商业应用，至少还需要两年的时间。

请到「今天看啥」查看全文