正文
-
晶通科技由一群海外归国的半导体专家创立。
创始人蒋振雷先生拥有16年封装行业创业经验,核心团队来自苹果、英特尔、应用材料等国际大厂,技术顾问严晓浪为浙江大学微电子学科带头人。
团队成立之初便瞄准了国内半导体产业链的“卡脖子”环节——先进封装技术。当时,台积电、三星等企业垄断了全球90%以上的高端封装市场,而大陆企业在工艺和生产能力上差距显著。
蒋振雷回忆:“我们看到国产芯片设计已逐步追赶,但封装技术若不能自主,产业链仍会被‘锁喉’。”这种危机感驱动团队投身技术攻坚,目标直指国际大厂的CoWoS、InFO等尖端方案。
成立第二年,团队通过自主研发攻克了翘曲、位移等工艺难题,并主导完成国内首个扇出型02专项(即“极大规模集成电路制造装备与成套工艺”专项)。
近几年,晶通科技发展更加迅猛。
2023年1月,晶通科技一期产线在江苏高邮正式通线,投资3.1亿元,建成国内首条完整的晶圆级扇出型封装产线,同年8月实现量产,年产能超12万片。
彼时,团队面临工艺稳定性难题,通过引入华天科技、通富微电等国内封装大厂的生产骨干,结合海外技术经验,最终突破良率瓶颈。
但晶通科技并没有因此放慢脚步。至2024年,他们又推出自主研发的“MST Fobic”技术,以硅桥替代传统中介层,用高密度重布线层(RDL)取代ABF基板,使封装厚度大幅缩减,成本较台积电CoWoS方案降低30%以上。
该技术成功通过手机、医疗、边缘计算等领域客户的工程验证,并与多家AI芯片厂商达成合作。
技术层面,晶通科技已突破2-5微米(相当于头发丝的 1/100)线宽的扇出型封装工艺,比传统封装密度提升 3 倍,在 1 平方厘米空间内集成计算、存储、通信三大核心模块,功耗降低 40%,独创硅桥互联技术,无需穿透晶圆打孔(TSV),良率从行业平均 75% 飙升至 92%,提升至国际一线水平,且已布局完整的Fan-out和Chiplet专利体系,形成自主技术壁垒。
客户方面,晶通科技已与手机、医疗、图像处理、边缘计算等领域的企业完成方案对接和工程验证,并服务于多家“GPU及AI芯片等领域知名客户。
-
03
-
晶通科技所在的半导体封装测试行业近五年处于高速增长与技术迭代期,市场规模持续扩大且结构向高端化演进。核心驱动力来自AI芯片、5G通信、自动驾驶等对高算力、高集成度芯片的迫切需求。
根据Yole数据,2022年全球先进封装市场规模为443亿美元,预计到2028年将增至786亿美元,年复合增长率达10.6%,占整体封装市场的比例从47%提升至58%。
半导体先进封装行业当前面临多重痛点:技术壁垒高,晶圆级扇出型(Fan-out)及Chiplet技术需突破光刻、刻蚀等复杂工艺,良率控制难度大,国内企业早期良率普遍低于国际大厂15%-20%产。
其次,能利用率不足,部分企业因盲目扩产导致阶段性产能过剩,2024年光伏封装领域产能利用率仅65%,价格跌幅超30%。