正文
，
field-effect transistors
）以超大规模集成电路兼容的方式制造而成。
它采用顶栅场效应晶体管结构，该结构是为了能与现有互补金属氧化物半导体（
CMOS
，
Complementary Metal - Oxide - Semiconductor
）技术实现有效集成而开发的。
图
|
完整晶圆的照片以及单个
“
无极
”
芯片芯片的光学显微镜图像（来源：
Nature
）
如前所述，这是迄今为止利用二维半导体构建的最大的电子电路之一，它包含
5900
个二硫化钼场效应晶体管，以及位于触发器之间、由
17
级级联逻辑元件构成的最大逻辑路径，这些逻辑元件需要在单个时钟周期内进行顺序评估。该系统由
4V
的电源电压（
V
dd
，
Voltage Drain - Drain
）供电，并受外部时钟信号调控。电路配置为独立运行，无需任何外部偏置或控制信号。
“
无极
”
芯片具有四层结构：源极和漏极层以及包含底层工作晶体管的栅极层，是在前道工序（
FEOL
，
Front - End Of Line
）工艺中形成的，后道工序（
BEOL
，
Back - End Of Line
）工艺则能形成逻辑连接层以及模块连接层。
逻辑连接层通过连接晶体管形成了基本逻辑单元。模块连接层将基本逻辑单元连接起来，形成一个功能齐全的芯片。
（来源：
Nature
）
下图展示了一张裸露的二硫化钼沟道在沉积顶栅堆叠层之前的扫描电子显微镜放大图像，以及通过透射电子显微镜得到的精细晶格排列的原子分辨率图像。
（来源：
Nature
）
在
“
无极
”
芯片中，底层的二硫化钼场效应晶体管构建在绝缘的蓝宝石基板上，从而能将它们在电子上完全隔离。
这类似于绝缘体上硅（
SOI
，
silicon-on-insulator
）技术，可以减少晶体管间的电容和电流泄漏。
此外，二硫化钼通道只有三个原子厚，并且平面中没有悬空键，这使其更有利于平面晶体管结构中的静电控制。
为了实现复杂的二硫化钼超大规模集成电路，必须对关键步骤制定有效的工艺策略，例如形成欧姆接触、沉积高质量栅极电介质和实施有效的掺杂策略。
还需要注意的是，这些集成中的关键工艺步骤是紧密耦合的，因为只有原子层厚度的通道对于任何工艺处理都极为敏感。
此前研究已经证实，采用晶圆级加工技术来制备离散场效应晶体管阵列，可以实现较高的良率。
然而，将多个功能单元集成到单个芯片上，形成超大规模集成电路要复杂得多。
例如，对于作为基本逻辑单元的反相器电路的参考开关阈值电压（
V
M
）而言，精确控制负载晶体管和驱动晶体管的阈值电压（
V
TH
）是必要的。
“
无极
”
芯片基于二硫化钼
n
型金属氧化物半导体架构。在晶圆层面，精确控制阈值电压对于实现高整体良率至关重要。
在传统半导体技术中，阈值电压通常通过离子注入来控制，但这种方法并不适用于本次研究，因为它会对脆弱的二维晶体结构造成严重的晶格损伤。
因此，在制造
“
无极
”
芯片时，研究团队通过两种方法对阈值电压进行调制：（
1
）通过应用具有不同功函数的铝或金属栅极，使二硫化钼沟道处于积累状态或耗尽状态；（
2
）通过对高
k
介电层在二硫化钼沟道上方沉积的种子层进行优化。
这种组合策略可以有效调整二硫化钼场效应晶体管的阈值电压，以便实现逻辑连接层和栅极层的电路级匹配和优化。
这些晶圆级制造流程，再加上二维半导体的复杂特性，不可避免地对器件性能产生诸多影响，这会给优化工艺流程带来了重大挑战。
为了应对这些挑战并确保二维超大规模集成电路能够实现整体产量充足，研究团队采用了一种与机器学习方法相结合的系统化协同优化策略，
该策略使其能够分解并独立分析每个工艺步骤对于器件性能指标的具体贡献，从而提高了晶圆级二维集成电路制造的产量。
为了评估这一方法的效能，研究团队准备了三批二硫化钼晶片，每批晶片包含
7000
