超详细芯片制造全流程

正文

请到「今天看啥」查看全文

电路图案的精细度越高，成品芯片的集成度就越高，必须通过先进的光刻技术才能实现。 具体来说，光刻可分为涂覆光刻胶、曝光和显影三个步骤。

涂覆

光刻胶在晶圆上绘制电路的第一步是在氧化层上涂覆光刻胶。 光刻胶通过改变化学性质的方式让晶圆成为“相纸”。 晶圆表面的光刻胶层越薄，涂覆越均匀，可以印刷的图形就越精细。 这个步骤可以采用“旋涂”方法。 根据光（紫外线）反应性的区别，光刻胶可分为两种： 正胶和负胶，前者在受光后会分解并消失，从而留下未受光区域的图形，而后者在受光后会聚合并让受光部分的图形显现出来。

曝光

在晶圆上覆盖光刻胶薄膜后，就可以通过控制光线照射来完成电路印刷，这个过程被称为“曝光”。 我们可以通过曝光设备来选择性地通过光线，当光线穿过包含电路图案的掩膜时，就能将电路印制到下方涂有光刻胶薄膜的晶圆上。

在曝光过程中，印刷图案越精细，最终的芯片就能够容纳更多元件，这有助于提高生产效率并降低单个元件的成本。 在这个领域，目前备受瞩目的新技术是 EUV 光刻。 泛林集团与战略合作伙伴 ASML 和 imec 共同研发出了一种全新的干膜光刻胶技术。 该技术能通过提高分辨率（微调电路宽度的关键要素）大幅提升 EUV 光刻曝光工艺的生产率和良率。

显 影

曝光之后的步骤是在晶圆上喷涂显影剂，目的是去除图形未覆盖区域的光刻胶，从而让印刷好的电路图案显现出来。 显影完成后需要通过各种测量设备和光学显微镜进行检查，确保电路图绘制的质量。

第四步：刻蚀

在晶圆上完成电路图的光刻后， 就要用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图。 要做到这一点需要利用液体、气体或等离子体来去除选定的多余部分。 刻蚀的方法主要分为两种，取决于所使用的物质： 使用特定的化学溶液进行化学反应来去除氧化膜的湿法刻蚀，以及使用气体或等离子体的干法刻蚀。

湿法刻蚀

使用化学溶液去除氧化膜的湿法刻蚀具有成本低、刻蚀速度快和生产率高的优势。 然而，湿法刻蚀具有各向同性的特点，即其速度在任何方向上都是相同的。 这会导致掩膜（或敏感膜）与刻蚀后的氧化膜不能完全对齐，因此很难处理非常精细的电路图。

干法刻蚀

干法刻蚀可分为三种不同类型。 第一种为化学刻蚀，其使用的是刻蚀气体（主要是氟化氢）。 和湿法刻蚀一样，这种方法也是各向同性的，这意味着它也不适合用于精细的刻蚀。

第二种方法是物理溅射，即用等离子体中的离子来撞击并去除多余的氧化层。 作为一种各向异性的刻蚀方法，溅射刻蚀在水平和垂直方向的刻蚀速度是不同的，因此它的精细度也要超过化学刻蚀。 但这种方法的缺点是刻蚀速度较慢，因为它完全依赖于离子碰撞引起的物理反应。

最后的第三种方法就是反应离子刻 蚀 (RIE)。 RIE结合了前两种方法，即在利用等离子体进行电离物理刻蚀的同时，借助等离子体活化后产生的自由基进行化学刻蚀。 除了刻蚀速度超过前两种方法以外，RIE 可以利用离子各向异性的特性，实现高精细度图案的刻蚀。

如今干法刻蚀已经被广泛使用，以提高精细半导体电路的良率。 保持全晶圆刻蚀的均匀性并提高刻蚀速度至关重要，当今最先进的干法刻蚀设备正在以更高的性能，支持最为先进的逻辑和存储芯片的生产。

第五步：薄膜沉积

为了创建芯片内部的微型器件，我们需要不断地沉积一层层的薄膜并通过刻蚀去除掉其中多余的部分，另外还要添加一些材料将不同的器件分离开来。 每个晶体管或存储单元就是通过上述过程一步步构建起来的。 我们这里所说的“薄膜”是指厚度小于 1 微米（μm，百万分之一米）、无法通过普通机械加工方法制造出来的“膜”。 将包含所需分子或原子单元的薄膜放到晶圆上的过程就是“沉积”。

请到「今天看啥」查看全文