二维材料，Nature！

正文

请到「今天看啥」查看全文

展示了 1,000 个 n 型 MoS ₂ 和 p 型 WSe ₂ 场效应晶体管的转移特性曲线——在固定漏电压 V _DS =1V 条件下，漏极电流 I _DS,N 与 IDS,P 随背栅电压 V _BG 的变化关系。所有器件沟道长度 L _CH =100nm ，接触长度 L _C =300nm 。

2. 图 1e 和扩展数据图 1a-c 系统统计了 1,000 个 MoS ₂ 器件在 V _BG =4V 时导通电流 I _ON,N 、 V _BG =0V 时关断电流 I _OFF,N 、基于 I _DS,N 两个数量级变化范围提取的平均亚阈值摆幅 SS _N ，以及采用等电流法（ I _DS,N =100nA ·μ m ^-1 ）测得的阈值电压 V _TH-N 的分布及累积分布。器件中位值分别为： I _ON,N ≈ 102 μ A ·μ m ^-1 （标准差 27 μ A ·μ m ^-1 ）、 SS _N ≈ 132mV/dec （标准差 21mV/dec ）、 V _TH-N ≈ 1V （标准差 0.11V ）。通过变异系数（标准差与均值比）评估的器件间差异分别为： I _ON,N 约 0.25 、 SS _N 约 0.16 、 V _TH-N 约 0.11 。值得注意的是， V _TH-N 按有效氧化层厚度（ EOT ）归一化后的差异约为 50mV · nm ^-1 ，与采用激进尺寸缩放的超薄体硅器件（ V _TH-N 差异约 20mV · nm ^-1 ）相当。这种低器件间差异在 n 型二维场效应晶体管中具有显著优势。

图 2| 二维 CMOS 组合逻辑与时序电路

要点：

1. 在深入探讨二维 CMOS 单指令集计算机运行机制前，本文首先分析基础组合与时序电路单元的性能。所有电路均在 3V 电源电压（ V _DD ）下工作。图 2a-e 通过扫描电镜（ SEM ）图像与对应时序图，展示了五种典型组合逻辑电路：非门（ NOT ）、与非门（ NAND ）、或非门（ NOR ）、异或门（ XOR ）以及 2:1 多路复用器（ MUX ）。 SEM 图像清晰呈现了电路布局细节，证实了 NMOS/PMOS 场效应晶体管构建基础逻辑单元的成功集成。时序图中 0V 与 3V 输出电平的明确区分，验证了这些电路的可靠性与鲁棒性。

2. 图 2f 展示了关键时序电路——时钟驱动 D 触发器（ DFF ）的 SEM 图像与工作时序，该器件作为二维 CMOS 单指令集计算机的核心组件，采用负电平触发时钟脉冲工作。图中 F _NOT 、 F _NAND 、 F _NOR 、 F _XOR 、 F _MUX 和 F _DFF 分别标注各组合及时序电路输出信号。

图 3| 二维 CMOS 反相器的速度、静态功耗与能耗特性

要点：

1. 本文重点阐述了二维 CMOS 逻辑电路相较于 NMOS 和 PMOS 的优越性，并通过行业标准 SPICE 兼容模型对其性能进行预测，与硅基 CMOS 进行基准对比。图 3a 展示了电路原理图，图 3b 、 c 分别呈现了基于 MoS ₂ 和 WSe ₂ 的二维 CMOS 反相器在输入电压脉冲 V _IN （在虚拟地 V _GND 与 V _DD =3V 之间切换）作用下的输出电压 V _OUT 及电源电流 I _DD 响应。正如预期， NMOS 反相器表现出较慢的上升时间 τ _rise

请到「今天看啥」查看全文