主要观点总结
本文主要介绍了芯片（晶粒）的制作流程，包括氧化、光刻、刻蚀、掺杂、薄膜沉积等步骤，以及清洗、抛光、针测等后续工艺。文章详细解释了每个步骤的原理和目的，以及所涉及的技术和设备。
关键观点总结
关键观点1: 芯片制造流程包括多个步骤，如氧化、光刻、刻蚀、掺杂、薄膜沉积等，每个步骤都有特定的目的和工艺要求。
各个步骤的详细介绍和原理解析，帮助读者了解芯片制造的全过程。
关键观点2: 芯片制造需要借助先进的设备和技术，如光刻机、离子注入机、薄膜沉积设备等，这些设备的精度和性能直接影响芯片的质量和性能。
提到关键设备和技术的作用及对芯片制造的影响。
关键观点3: 芯片制造过程中需要进行反复的清洗和抛光，以确保表面纯净度和平坦度，为后续工艺提供保障。
强调清洗和抛光在芯片制造中的重要性。
关键观点4: 芯片制造完成后需要进行测试，以确保质量符合标准。测试过程中还会进行修补和标记，以提高产品合格率。
介绍芯片制造的测试环节及其重要性。
正文
根据ASML透露的信息，每一台EUV光刻机，拥有10万个零件、4万个螺栓、3千条电线、2公里长软管。EUV光刻机里面的绝大多数零件，都是来自各个国家的最先进产品，例如美国的光栅、德国的镜头、瑞典的轴承、法国的阀件等。
单台EUV光刻机的造价高达1亿美元，重量则为180吨。每次运输，要动用40个货柜、20辆卡车，每次运输需要3架次货机才能运完。每次安装调试，也需要至少一年的时间。
ASML的EUV光刻机产量，一年最高也只有30部，而且还不肯卖给我们。整个芯片产业里面，“卡脖子”最严重的，就是这个EUV光刻机。
█
刻蚀
现在，图案虽然是显现出来了，但我们只是去掉了一部分的光刻胶。我们真正要去掉的，是下面的氧化层（未被光刻胶保护的那部分）。
湿法刻蚀，是将晶圆片浸入到含有特定化学剂的液体溶液中，利用化学反应来溶解掉未被光刻胶保护的半导体结构（氧化膜）。
干法刻蚀，是使用等离子体或者离子束等来对晶圆片进行轰击，将未被保护的半导体结构去除。
刻蚀工艺中，有两个概念需要关注。一是各向同性（各向异性），二是选择比。
如上图所示，湿法刻蚀的时候，会朝各个方向进行刻蚀，这就叫“各向同性”。而干法刻蚀，只朝垂直方向进行刻蚀，叫“各向异性”。显然后者更好。
刻蚀的时候，既刻蚀了氧化层，也刻蚀了光刻胶。在同一刻蚀条件下，光刻胶的刻蚀速率与被刻蚀材料（氧化层）的刻蚀速率之比，就是选择比。显然，我们需要尽可能少刻蚀光刻胶，多刻蚀氧化层。
因为干法刻蚀具有更强的保真性。而湿法刻蚀的方向难以控制。在类似3nm这样的先进制程中，容易导致线宽减小，甚至损坏电路，进而降低芯片品质。
█
掺杂（离子注入）
此时的晶圆表面，已经被刻出了各式各样的沟槽和图形。
晶体管是芯片的基本组成单元。而每一个晶体管，都是基于PN结。如下图（MOSFET晶体管，NPN）所示，包括了P阱、N阱、沟道、栅极，等等。
前面的光刻和刻蚀，我们只是挖了洞。接下来，我们要基于这些洞，构造出P阱、N阱。
纯硅本身是不导电的，我们需要让不导电的纯硅成为半导体，就必然需要向硅内掺入一些杂质（称为掺杂剂），改变它的电学特性。
例如，向硅材料内掺入磷、锑和砷，就可以得到N阱。掺入硼、铝、镓和铟，就可以得到P阱。
N是有自由电子的。P有很多空穴，也有少量的自由电子。通过在通道上加一个栅极，加一个电压，可以吸引P里面的电子，形成一个电子的通道（沟道）。在两个N加电压，NPN之间就形成了电流。
也就是说，做这个NPN晶体管时，在最开始氧化之前，就已经采用了离子注入，先把衬底做了硼元素（含少量磷元素）掺杂，变成了P阱衬底。（为了方便阅读，这个步骤我前面没讲。）
大家看懂了没？掺杂的目的，就是创造PN结，创造晶体管。
掺杂，包括
热扩散（Diffusion）
和
离子注入（Implant）
两种工艺。因为热扩散工艺因其难以实现选择性扩散，所以，除特定需求之外，目前大部分都是使用离子注入工艺。
离子注入，就是用高能粒子束，将杂质直接射入到硅片中。
离子源基本上都是注入气体（因为方便操作），例如磷烷（PH3）或者三氟化硼（BF3）。气体通过离化反应室时，被高速电子撞击，气体分子的电子被撞飞，变成离子状态。
此时的离子成分比较复杂，包括硼离子、氟离子等。就要通过质谱分析仪，构建磁场，让离子发生偏转，把需要的离子挑出来（不同的离子，偏转角度不一样），然后撞到晶圆上，完成离子注入。
离子注入机的构造
（来源：《半导体制造技术导论》）
此时，二氧化硅层（氧化层）就变成了离子注入的阻挡层。
离子注入之后，需要将硅表面加热到900℃，进行退火。
退火，可以让注入的掺杂离子进一步均匀扩散到硅片中。同时，也可以修复离子注入对晶圆造成的损伤（离子注入时，会破坏硅衬底的晶格）。
█
薄膜沉积
前面说了那么多，我们都是在“挖洞”。接下来，我们要开始“盖楼”。
大家会发现，这是一个非常复杂的立体结构。它有很多很多的层级，有点像大楼，也有点像复杂的立体交通网。
在这个架构的最底下，就是我们前面辛苦打造的硅衬底，也就是基底。
作为芯片大厦的低级，衬底必须有很好的热稳定性和机械性能，还需要起到一定的电学隔离作用，防干扰。
衬底上，是大量的晶体管主体部分。在衬底的上层，是大量的核心元件，例如晶体管的源极、漏极和沟道等关键部分。
FinFET晶体管（鳍式晶体管）
晶体管的栅极，主要采用的是“多晶硅层”。因为多晶硅材料具有更好的导电性和稳定性，适合控制晶体管的开关态。晶体管的源极、漏极、栅极的连接金属，通常是钨。
再往上，我们就需要构建大量的道路（电路），把这些晶体管连接起来，组成复杂的功能电路。
做这个连接电路，当然是金属比较合适。所以，主要用的是铜等金属材料。我们姑且将这层，叫做金属互连层。
