PCB信号完整性分析

正文

请到「今天看啥」查看全文

信号反射噪声的形成：反射就是在传输线上的回波，信号功率的一部分经传输线传给了负载，另一部分则向源端反射，反射是造成上冲、下冲和振铃的直接原因，是高速电路中最常见的信号完整性问题。在高速PCB设计中，可以把导线等效为传输线，而不是集中参数电路中的导线，通过考察其在不同频率下的阻抗，来研究其传输效应。图1是传输线模型，传输线上的阻抗不连续会导致信号反射，传输线上反射信号的大小取决于传输线阻抗Z0与负载阻抗ZL的差别。反射信号与原信号的比值，

图2 传输线模型

称为反射系数KR，其值为： K _R = （Z _L -Z ₀ ）/(Z _L +Z ₀ )当R ₀ =Z _L =Z ₀ 时，K _R =0 ，不会发生反射； K _R =1,-1 时，负载开路或短路，信号全部发射回去。在高速数字系统中，减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使反射系数为零。端接方法有并联端接和串联端接两种。

多网络间的串扰问题： 串扰是信号线之间不希望有的耦合， 分容性串扰和感性串扰两种。 容性串扰就是信号线间的容性耦合，当信号线在一定程度上靠得比较近时就会发生容性耦合，引发耦合电流从而导致电磁干扰。在PCB上布两条靠近的走线，很容易产生耦合电容，由于这种耦合电容的存在，在一条走线上的快速电压变化会在另一条走线上产生电流信号，即耦合电流。耦合电容的大小: C=W*L*ε _e *ε _r /d ，当d越小C越大，大多数耦合电容是靠近放置两条平行走线引起的，走线距离越近耦合电容越大，引发的容性串扰越严重。

对高速PCB进行布线时，如果布线空间较小或布线密度较大时，串扰问题就非常严重，它造成的电磁干扰严重影响电路的信号。为了减少串扰，布线时可以采用以下措施：对串扰敏感的信号线进行适当的端接，通过阻抗匹配减少耦合电容从而减少串扰；

尽量增大平行走线的信号线之间的距离以减小容性串扰；在串扰较严重的两条平行走线的信号线之间插入一条地线可以减小容性串扰,但是这根地线需要每隔1/4波长加一个过孔接到地层；减少两根或多根信号线的平行长度，必要时对平行长度很长的信号线，采用jog的布线方式，对不同速率的信号设置不同的布线层，并合理设置平面层；对于微带传输线和带状传输线，将走线高度限制在高于地线平面10mils（1 mils = 0.00254 cm）以内；尽量减少环路的数量，避免产生人为的环路并尽量减小环路的面积，这样就减少了辐射源和易感应电路，从而有效地消除感性串扰。

请到「今天看啥」查看全文