正文
这应该是商业 IP 大展身手的地方。这会逐渐发展，而且并不简单。
“IP 的选择正变得越来越复杂，因为对于很多设计或重新设计而言，IP 还没有得到检验或还没在设计中使用过。”ClioSoft 营销副总裁 Ranjit Adhikary 说，“对于很多这样的公司而言，真正的关键因素是上市时间。这关乎它们将使用哪个节点。但如果内部自己开发 IP 而不是选择第三方 IP，那么他们的 IP 选择可能会受限。使用商业 IP 会增加成本。有些公司可能会先使用商业 IP 攻占市场，然后再通过自己开发 IP 来降低成本。”
这个决策还可以更加复杂。比如，两种 10nm 工艺的代工厂工艺可能就会有很大的不同，使得同一个 IP 模块的表征看起来就相当不一样。而且在某个节点效果最好的方法可能并不是另一个节点的最佳选择。
“在功率和性能的权衡上，你可以有很多选择，但必须符合你使用的每个工艺节点。”Synopsys 产品营销总监 Mary Ann White 说，“所以你总是要有基础 IP，其中包含内存。而且这是由标准单元组成的，可能有很高的密度或很高的性能，但没有低功耗。在那之后，难度就更大了。”
而且可能还根本没有可用的 IP，这种情况正越来越多。代工厂正在争先恐后为新市场提供新工艺，不管是新节点还是已有节点都是如此，从而迫使 IP 供应商选择该向哪里投入资源。对于希望使用最新节点的新设计而取得领先的公司而言，这是一个大难题。
“当你研究一个设计时，你必须确定它的 IP 是不是可用的。”eSilicon 的 IP 营销总监 Lisa Minwell 说，“有什么限制因素？这可能取决于你的目标市场。所以如果这是一种网络设计，又有什么限制因素呢？我们一直在奋力工作，好让我们能控制这一点。你必须要有实实在在可用的 IP。”
整个行业都赞同这一观点。Flex Logix 的 CEO Geoff Tate 说：“如果一个节点变化足够大，几个工程师可能需要六个月才能做出一个可输出的产品。但对于大多数 IP 而言，输出时间要重要得多。我们使用了数字设计规则，所以输出时间要短一点。但我们确实看到客户在其它 IP 上出现问题。举个例子，假设你正在开发一种锁相环（phase-lock loop），成本非常高，你需要一或两个客户才能收回成本。做这件事的唯一方法是坚持使用 16/14nm 和 7nm 这样的主节点，（而尽量跳过） 10nm、12nm 和 22nm 这些中间节点。”
还要将其与先进封装选择结合起来考虑，因为并非所有 IP 都适合 fan-out 或 2.5D 设计，所以选择合适的可用 IP 是很困难的。
IP 不是唯一的起点。在一些市场中，芯片制造商已经开始根据电子管道进行设计，并据此开发架构了。
“除非他们明确想做一款通用处理器，否则大多数事情都是从引脚开始的。”ArterisIP CTO Ty Garibay 说，“所以他们可能需要‘这么多’带宽或第 4 代 PCIe 或 DDR3、4 或 5。然后你在上面还需要多少不同的信道以及你从哪里得到这些 PHY？这还可以往内部继续深入。你有‘这么多’数据。你在哪里处理这些数据？你是否需要 GPU 或专用加速器？单一一个市场可能会有某种特定类型的数据。然后你可能会有空闲的处理能力，或者你会用掉一些额外的 CPU 周期来处理你不知道的事情。”
其它公司也观察到了这种情况。 NetSpeed Systems 营销和业务发展副总裁 Anush Mohandass 说他在六个月前第一次看到这种转变的征兆，那时候一家大型客户是从互连方面开始设计的，之后才开始考虑工艺。
