Intel公开先进工艺细节，单挑TSMC和Globalfoundries

正文

请到「今天看啥」查看全文

英特尔晶圆厂和销售团队执行副总裁Stacy Smith表示：“即使节点之间的升级时间较长，我们也将保持与晶体管曲线相同的成本，我们预计10nm这一代仍将继续这种情况。”

有趣的是，英特尔的14nm++表现出的性能高于它最初的10nm工艺。然而10nm节点可以提供低功耗、高密度。

英特尔对于其10nm节点透露了比以往更多的细节。x86巨头需要通过对比竞争对手台积电和三星正在进行的10nm工艺，更进一步地展示其优势，

具体而言，英特尔的10nm节点包括：

• 34nm鳍片间距

• 53nm 鳍片高度

• 36nm 最小金属间距

• 272nm 单元高度

• 54nm 栅极间距

英特尔声称，节点展现了行业中最紧密的栅极间距和金属间距，标志着行业首次使用自对准四重图案成形技术（self-align quad patterning）。相比于14nm节点时，FinFET（鳍式场效应晶体管）的高度和密度提高了25%。

英特尔描述了晶体管的两个创新，以补偿更多光刻图案步骤带来的成本上涨。有源栅极上接触（contact-over-active-gate，COAG）有助于提供额外10％的密度；10nm时，单个而不是双虚拟栅极提供了额外的缩放优势。

英特尔声称其10nm工艺的节点密度是其竞争对手的两倍。（图片来源：英特尔）

对10nm不吝赞美，对度量方法褒贬不一

分析师对英特尔的10nm节点印象深刻，但对于晶体管密度是否是衡量竞争节点的最佳指标褒贬不一。他们表示，在28和16nm竞争日益激烈的情况下，现在还不清楚谁会赢得这一重大前沿业务。

市场观察家VLSI研究公司总裁G. Dan Hutcheson表示：“现在是时候摆脱这些利用节点名称搞的市场营销手段了，让大家看看节点的真面目……摩尔定律总是关于密度。”

他表示，进行芯片级别拆解的独立分析师能够使用公式来检验芯片密度。但是较大的尺寸（例如cm2）将使得对照更接近真实SoC的大小。

Gartner半导体集团研究副总裁Bob Johnson说：“我们需要客观地比较节点名称的扩展，显示出与它们的名称无关的维度。”

台积电的一位发言人说，先前基于栅极密度的度量方法比现在基于单元高度要好得多。

她表示：“我不知道英特尔如何进行新的计算。它的Broadwell（第一代14nm CPU）每平方毫米有1840万个晶体管，但在新的度量方法下，每平方毫米突然有了3750万个晶体管。他们在玩文字游戏吗？”

台积电发言人还注意到，密度本身并不能直接转化为芯片尺寸。她说，布局和其他设计规则都是影响芯片尺寸和竞争力的重要因素。

请到「今天看啥」查看全文